NX, Zen, Polaris y HBM

Comentario Original:

Mi pequeño Urian (?):
Cambia mucho la cosa si sale en septiembre/noviembre de 2017 o solo le meten HBM y ya?

Porque si hay posibilidades de que tengan arquitectura de amd de ESTE año (aunque lo dudo) del cual creo que era artic islands, seria, conveniente, supongo.

Artic Islands al final la han llamado Polaris.

AMD-Polaris-GPU-Diagram-900x441Por lo visto aparecerá este año en el mercado utilizando dos métodos de fabricación distintos:

  • 14nm FinFet de Samsung/Global Foundries
  • 16nm FinFet de TSMC

No sabemos que procesadores irán a Samsung y cuales a TSMC dentro de la familia pero ya de entrada el salto desde los 28nm de las tres primeras generaciones de la arquitectura GCN a los 14/16nm FinFet son suficientes como para reducir el consumo. Por otro lado no nos debería extrañar que AMD tuviese en la recámara un SoC utilizando dicha familia de GPUs, es más, en otro comentario me habéis pasado un enlace a una noticia:

Muy bueno como siempre. Por otro lado, esto te suena familiar?

http://hardzone.es/2016/01/02/aparece-la-primera-apu-que-emplea-zen-y-hbm/

El artículo dice así:

En un escrito co redactado por Mike Mantor (uno de los ingenieros más importantes en las filas de AMD) que recientemente se ha filtrado, aparece detallada como serán las nuevas APUs que incorporarán la evolución / adaptación del núcleo Zen en su interior y que como gran novedad emplearán memoria HBM en conjunción con su núcleo gráfico para alcanzar tasas de transferfencias hasta ahora nunca vistas.

Yo en este blog llevo tiempo diciendo que un SoC de este tipo seria ideal para NX. Hay que tener en cuenta que un procesador tiene unos tiempos que son los siguientes:

  1. Diseño del procesador, el cual puede durar unos varios años. En el caso de que los elementos utilizados en el diseño del mismo sean de terceros el tiempo de desarrollo se acorta enormemente.
  2. Tape Out: Es cuando el diseño esta listo y se empiezan a hacer las primeras pruebas de fabricación, en esta parte se mirara la viabilidad del diseño de cara al consumo, coste y volumen de fabricación óptimo.
  3. Fabricación en Masa.

Lo que mucha gente no sabe es que muchos de los elementos que componen los productos de electronica de consumo, no los mismos productos terminan su diseño y fabricación mucho antes de que el producto se empiece a fabricar en masa. En consolas lo que ocurre es que primero se fijan unas especificaciones sobre el papel que han de ser seguidas por los diseñadores del sistema.

Ahora vayamos a lo que ha dejado ir Mantor porque es interesante:

AMD-Zen-APU-With-HBMLo que llama la atención es el ancho de banda de la memoria HBM, 128 GB/Seg, dicho ancho de banda puede marcar tres cosas distintas:

  • Se trata de un chip HBM de primera generación por lo que la densidad del mismo sería de 1GB.
  • Se trata de un chip de segunda generación funcionando en modo 4-Hi o modo 8-Hi (cuatro u ocho chips apilados) funcionando a la mitad de velocidad de reloj.
  • Se trata de un chip HBM de segunda generación en 2-Hi por lo que no tiene un canal de 1024 bits sino uno de 512 bits, lo que simplificaría el sustrato/interposer y reduciría el consumo respecto a los 4-Hi y 8-Hi.

Las que  más probables son la primera y tercera posibilidad. En el caso de la primera es porque los chips de memoria HBM1 ya se encuentran disponibles en el mercado y son los utilizados en el AMD Fiji que lleva meses en el mercado.lisa_su_fiji_04

En el caso de la tercera hay una diapositiva de Samsung que he puesto varias veces sobre el mapa de ruta de la memoria HBM.

samsung_chysta_pameti_hbm2_na_zacatek_pristiho_roku_idf_2015_02La memoria 2-Hi es marcada como GFX MS/Mainstream con una densidad de 2GB, los 256GB/seg son una errata por el hecho de que la interfaz de la memoria HBM dispone de hasta 8 canales que se pueden repartir en los varios chips de memoria apilados. En una pila de 8 el número de canales por chip de memoria es de 1, en el pìla de 4 tenemos dos canales por chip de memoria pero el límite en cuanto al número de canales por chip de memoria es de 2 por lo que si tenemos una pila de 2 entonces el máximo de canales serán 4 y de ahí los 512 bits y por tanto un ancho de banda de la memoria HBM. La APU/SoC de la que estamos hablando no solo tendría lel controlador de la memoria principal DDRn sino también un controlador HBM de 512 bits en su interior por lo que el número de pines externos en el chip se reduce, permite un chip más pequeño.

Por lo que el sistema en cuanto a memoria quedaría con dos pozos de memoria: Una memoria de 2GB para la GPU y otra memoria de nGB que sería la memoria principal del sistema. Dado que Nintendo no es muy fan de que la RAM ocupe mucho espacio entonces la cantidad de chips de memoria será limitada, es posible que Nintendo utilice memoria 3DS-DDR4 para limitar el número de chips en la placa base.

El segundo tema que parece interesante es lo del “Mayor número de CUs” para dicha APU/SoC, se refiere en comparación a Carrizo y Kaveri que tienen unas 8 por lo que podemos esperarnos como mínimo 9 CUs en dicho sistema. No han dicho cuantas CUs tendrá el nuevo SoC pero la cifra por la que me atrevería a apostar serían 10, y con riesgo a equivocarme mucho porque pueden ser más, aunque el SoC de NX no tiene porque ser el de PC y ser un derivado y tener más… o incluso tener menos que el SoC para PC.

En todo caso esperemos a ver como se desarrollan los acontecimientos. En todo caso yo veo probable ver en NX un chip con la configuración de la que estoy hablando, en cualquier caso recordar que hasta que Nintendo no diga nada esto es pura especulación sobre el hardware de la consola.

Anuncios