Nintendo patenta una consola con disco duro interno y sin unidad óptica (III)

Con todo el tema de la patente de Nintendo que he comentado estos días me he acabado fijando en un detalle de la misma que todo el mundo se le ha pasado por alto y se ve viendo el diagrama principal de dicha patente.

opnxkm4El llamado procesador 10 es la CPU desde el momento en que puede ejecutar programas pero en el mismo diagrama hay dos elementos concretos que brillan por su ausencia y son indispensables en una consola de videojuegos:

  • La memoria RAM.
  • La GPU.

Lo de la GPU se puede explicar si es un SoC, pero la RAM directamente no a no ser que esta se encuentre en el mismo encapsulado que el SoC, pero sobre la memoria ya hablare más adelante.

En primer lugar, ¿Como se que la GPU se encuentra dentro del procesador por ejemplo? Porque el llamado Image Output Unit 14 no es la GPU sino la unidad encargada de leer el búfer de imagen y enviar los datos al televisor a través de la salida HDMI. El otro elemento es el del envió de datos al mando a través de la unidad de la Wireless Communication Unit, el cual no se refiere al WiFi para acceder a internet sino del dispositivo encargado de hacer los envios de datos al Wii U Gamepad, que en este caso habría sido reconvertido en el NX Gamepad.

Pero lo que me interesa realmente aquí es el tema de la RAM+SoC en un mismo encapsulado, lo cual no es algo extraño, hay sistemas que utilizan un sustrato/interposer para ahorrar el espacio que se ocuparía de otra manera y esto es algo que Nintendo ya ha hecho con anterioridad, en Wii concretamente:

hollywood_dies

Lo que permite un interposer más que nada es poder realizar las conexiones del cableado de manera no serial y ahorrar espacio en la placa lógica. ¿como? Pues colocando los pines de conexión en matriz en vez de un serie.

¿Configuraciones con el Interposer? Inicialmente y dentro de lo que he explicado tenemos dos: una utilizando memoria HBM2 de la cual he hablado varias veces y la otra utilizando memoria 3DS-DDR4. De ambas memorias he hablado con anterioridad. En ambos casos la arquitectura general del sistema sería la misma y tendríamos dos opciones distintas:

SoCSimple

SocXBoxOne

Donde pone DDR3 debería poner RAM, lo digo porque es una errata del diagrama.

La memoria HBM2 tiene una configuración mínima de 1024 bits pero utiliza el mismo número de conexiones que la DDRn y la GDDRn de 128 bits, por lo que vamos a suponer dos chips 3DS-DDR4 de 64 bits cada uno o un chip HBM2.

No obstante no es la única solución en este caso, tenemos otras dos, la primera es una configuración 3DIC, es decir, colocar la memoria encima del procesador:

3D25DTSV

El estándar de comunicación para ello es el Wide I/O, el cual difiere del HBM en una serie puntos.

El primero de ellos es que el HBM escala en el ancho de banda según el número de chips en la pila, en el caso del WideIO podemos colocar un solo chip encima del procesador y otorgarle todo el ancho de banda a este.
•W€

La primera solución sería una solución mixta con el chip Wide I/O encima del chip como MEM 1/eDRAM, y otro tipo de memoria externa como MEM2 encima del mismo interposer. Esta solución no seria diferente a la que Nintendo ha utilizado todo este tiempo.

SoCNintendo

La segunda opción es la de colocar la memoria directamente encima, desde el momento en que esto tiene algunas consideraciones térmicas el chip utilizado no puede ser de alto consumo y por tanto es una idea que se baraja en un futuro para chips de smartphones y derivados, pero supone una integración completa del sistema. En todo caso es una idea que por el momento yo descartaria en un chip para una consola de sobremesa, claro que existe otra solución que es la de misma que la de la 3DS-DDR4 y que la HBM2, colocar la memoria Wide I/O 2 como memoria externa al chip pero conectada a un sustrato/interposer.

WideIO25

¿Pero cuales son las especificaciones de esta memoria? La de primera generación no nos vale por el poco ancho de banda que tiene.

WIDE-IO-TABLE

La segunda generación es otro tema:

WIO2

Unos 4GB (32Gb) con un ancho de banda por chip de 51.2-68 GB/seg no esta mal, no se si os acordaréis del tiempo de rumores previos a que Sony anunciara la PS4 definitivamente como se especulo que PS4 podría tener una configuración como la que estoy hablando, os refresco la memoria:

95dd2b6d

Obviamente patinaron mucho ya que al final Sony opto por la convencional GDDR5, pero esto es para que veaís por donde iría la cosa si Nintendo en vez de escoger memoria HBM2 o 3DS-DDR4 escogiese memoria Wide I/O 2.

Pero Urian… ¿Como es que ahora has añadido esta posibilidad y no antes?

Fácil, se que por el mercado de las GPUs la HBM2 se estandarizará, se que por el mercado de los PCs y la demanda por sistemas cada vez más compactos y más pequeños la 3DS-DDR4 se estandarizará en su uso. La que tiene menos números es la Wide I/O 2 y esto significa que por su baja disponibilidad sería más cara aunque es una posibilidad más, claro que la que tendría menos números.

Es decir, yo veo sobretodo dos posibilidades:

  1. SoC+HBM2 en sustrato/interposer.
  2. SoC+3DS DDR4 en sustrato/interposer.

La segunda opción nos lleva al uso de memoria embebida para ciertas operaciones de la GPU, en ese caso entramos en dos variaciones:

  • Utilizar la cache de tercer nivel como MEM1/eDRAM, algo que ya explique estos días. Esto supone un chip más grande.
  • Colocar un chip de memoria Wide I/O 2 sobre el procesador, el chip no sería más grande pero se tendrían que tener en cuenta ciertos elementos en cuanto al consumo.

Por cierto, se que no tiene nada que ver con lo comentado en las dos primera partes, pero dado que trata de la misma patente he decidido transformar la entrada en una tercera parte de estas.

En fin, esto es todo.

Anuncios