El imposible futuro SoC/APU de AMD

Lo siguiente forma parte de un concepto, no es un producto real, su origen es AMD:

AMD-exascale-vision-figure-1-IEEE-Micro-July-2015

La idea es de cara a la computación de alto rendimiento, una APU/SoC de AMD en un sustrato/interposer con memoria HBM no es un concepto que sea una novedad, la novedad aqui es que estamos hablando de una configuración con 8 chips HBM, algo que por el momento solo es posible en estos momentos uniendo dos AMD Fiji en una misma tarjeta y Fiji es una GPU, no una APU/SoC.

DualFiji2

Tened en cuenta que un Dual Fiji tiene una potencia de 17 TFLOPS lo que supone un salto de una orden de magnitud respecto a lo que tiene PS4 en sus entrañas y utiliza memoria HBM1, por lo que tiene 8GB a unos 1.3 TB/Seg de ancho de banda, una cantidad que en densidad y ancho de banda no son muy allá. Pero el concepto del que estamos hablando pasa a utilizar memoria HBM de segunda generación donde densidad con 8 chips HBM2 pasaría a ser de 64GB  y de 2 TB/seg de ancho de banda, lo cual es es simplemente impresionante.

Aunque la idea del AMD EHP (Exascale Heterogeneous Processor) no es ir a un sistema doméstico sino en ir a un mainframe compuesto que tenga decenas o centenares de este chip.

ibm-mainframe

No sabemos cual es la configuración de este SoC ni que componentes lleva, muchos especulan con 32 núcleos Zen en la CPU. Para quien no lo sepa Zen es la siguiente arquitectura x86 de AMD para escritorio. Las diferencias respecto a la actual arquitectura (no la “felina” para bajo consumo) es que el nuevo procesador no se basa en dos núcleos compartiendo una misma unidad de coma flotante y la cache de segundo nivel sino que cada núcleo tiene la suya, la otra novedad es el soporte multihilo del tipo SMT, el clásico vamos, donde cada procesador puede manejar dos hilos de ejecución (lo que no significa que pueda ejecutar simultaneamente dos hilos).

zen (1)

En cuanto a la configuración del Zen tenemos que cada modulo/unidad máxima es de 4 núcleos Zen compartiendo una cache de tercer nivel.

ZenCPUTenemos unos 512KB de cache L2 por núcleo, 8MB por unidad/modulo, esto significa que una combinación de 32 núcleos/8 módulos tiene un total de 64MB de cache L3 y 16MB de cache L2, haciendo un total de 80MB de memoria solo entre las caches, lo cual es un auténtica burrada y por tanto el chip real a partir de este concepto tiene que ser enorme incluso en avanzados procesos de fabricación.

Mi apuesta es que Zen no deriva de la serie de escritorio de AMD sino que deriva de la serie “felina” de bajo consumo, en un movimiento muy similar a lo que hizo AMD con los primeros Core 2 que se basaron en las CPUs de bajo consumo de Intel utilizadas en ordenadores portátiles en vez de partir desde el Pentium IV.

Curiosamente hace unos meses apareció el rumor de otra APU/SoC de alto rendimiento utilizando el Zen, pero con una configuración diferente a la que estamos hablando.

Zen16Como podéis ver el procesador es 16 nucleos, el uso de unos 4 canales DDR4 (256 bits) nos marca que el chip precisamente no es pequeño y que tiene que ser como mínimo del tamaño del los chips de Xbox One y PS4. Pero es que luego tenemos dos chips HBM de segunda generación que tienen que hacer el chip aún más grande y más si tenemos en cuenta la GPU con la que tiene que estar equipada este monstruo para aprovechar un ancho de banda de 512 GB/seg.

Pero el colmo es que el concepto con el que hemos empezado el post no tiene 16 núcleos Zen, tiene 32 núcleos Zen y no tiene 2 interfaces HBM 2 sino que tiene 8 interfaces HBM2. Eso si, el concepto de los 16 núcleos tiene cuatro canales DDR4 y desde el momento en que 256 bits de memoria DDRn/GDDRn equivalen en cuanto a conexiones a unos 2048 bits de memoria HBM (dos chips) entonces el quitar la memoria DDR4 del segundo concepto nos daría para una configuración de 4 chips HBM2, pero es que el concepto del que estamos hablando es de unos 8 chips HBM2.

Por otro lado la memoria HBM2 no tiene modo clamshell como la DDR4/4 y la GDDR5 donde puedes poner dos chips compartiendo el mismo bus de datos para aumentar la densidad de la memoria, lo que lleva a que la interfaz del procesador con la memoria no se duplique y con ello tampoco el ancho de banda. Es decir, la idea de que en realidad sea una interfaz de 4 canales HBM2 con dos chips por canal no es posible.

¿Que es lo que pienso? Que esto es un concepto engañabobos, no me puedo creer por motivos de limitaciones físicas de que exista un procesador con dicha configuración, en especial teniendo en cuenta el enorme tamaño que tendría, lo cual lo haría completamente inviable en cuanto a fabricación, pero no podemos olvidar que AMD no ha presentado procesador alguno y no deja de ser un concepto pero un concepto que analizado por encima te da un chip enorme que muy posiblemente puede que no se pueda llegar ni a fabricar.

Aunque es posible que me equivoque.

Anuncios