HBM, Realidad Virtual y Tarjetas Gráficas de gama muy alta.

Comentario original:

porque los medios e industria quieren impulsar los lentes de realidad virtual???

La primera tarjeta gráfica en utilizar memoria HBM y por tanto tecnología TSV e interfaz Wide IO aparecerá en el mercado en pocas semanas o pocos meses. Si os hacéis un lio con la terminología dejadme aclararla para los noveles:

  • TSV (Through Silicon Via): En ingeniería electrónica, las TSV (Through-Silicon-Via) son vías de conexión verticales que atraviesan por completo, tanto obleas de silicio como superficies individuales de circuitos integrados (las denominadas “die” en inglés). La tecnología de creación de TSVs es utilizada como parte del proceso de fabricación de chips 3D.Gracias a la tecnología TSV, los chips tridimensionales pueden empaquetarse de forma que el área usada sea mínima sin que ello suponga una reducción de la funcionalidad del chip. Además, también posibilita la reducción de los caminos críticos existentes entre los componentes, aumentando de este modo la velocidad de las operaciones.
  • Circuito integrado tridimensional (3DIC): En microelectrónica, un “circuito integrado tridimensional” es un circuiuto integrado fabricado a base de apilar las piezas de silicio y comunicarlas entre ellas verticalmente utilizando TSV para que estas se comporten como un solo dispositivo y consigan las mejoras de rendimiento con consumo reducido y ocupando un menor espacio que un circuito integrado bidimensional”.
  • HBM (High Bandwidth Memory): Es una interfaz para DRAM de alto rendimiento apilada en solo chip que utiliza TSV. Dicho de otra manera se trata de un 3DIC en el que varios chips de memoria en vez de colocarse horizontalmente se colocan verticalmente uno encima del otro ocupando mucho menos espacio. En la siguiente imagen se ve el poco espacio que ocupa un chip de memoria HBM, esto permite ahorrar espacio en la placa lógica del sistema.Hynix_DDR4_and_HBM
  • Wide IO: Cuando interconectamos los procesadores con las memoria solemos utilizar interconexiones seriales a través de los pins del mismo procesador, esto hace que cuanto más alto sea el número de interconexiones (bits por ciclo de reloj) más grande tiene que ser el procesador. ¿Pero que ocurre cuando tenemos el chip de memoria apilado? Pues que si queremos alcanzar el ancho de banda de varios chips entonces tenemos que pasar de una interconexión serial a una interconexión en matriz que puede estar colocada encima del mismo procesador y con la memoria encima o se puede utilizar un sustrato/interposer para dicha comunicación. El primer caso ya lo hemos visto en sistemas como por ejemplo PS Vita pero no comunicados de cara a memorias TSV sino con el plan de poder coger un ancho de banda lo suficientemente alto con el menor consumo posible. La ventaja es que el consumo por interconexión si se dobla la velocidad de reloj no se duplica sino que se cuadriplica mientras que si se doblan el número de interconexiones pero se mantiene la velocidad de reloj el consumo solamente se duplica por lo que el rendimiento/consumo del sistema aumenta. El Wide IO con bus de 512 bits es el utilizado en chips 3DIC de dispositivos de bolsillo, el HBM es una variación del estándar pero utiliza un sustrato/interposer para la comunicación.
  • 2.5DIC: En una configuración 2.5DIC la memoria y el procesador se comunican a través de un sustrato/interposer sobre el que van montados. Esto se hace porque las configuraciones 3DIC están pensadas para sistemas que no superen los 10W de consumo por lo que el 3DIC se utiliza para dispositivos embebidos derivados de la tecnología utilizada de los smartphones. Las tarjetas gráficas que utilizarán memoria HBM utilizarán esta configuración.

El alto coste de los chips 2.5D/3D los ha relegado por el momento a aplicaciones de alta gama y de nicho. Generalmente, los chips 2.5D/3D son demasiado caros para mercados de alto volumen y sensibles al precio, al menos por ahora. Siendo este el mayor handicap para su estandarización de cara al futuro, pero es normal que las nuevas tecnologías a nivel de hardware vayan a parar primero a las gamas más altas para irse estandarizado de forma progresiva. Pero el tema esta en el otro tema, la densidad de la memoria en la primera generación de la tecnología HBM:

HBM

Una pastilla de memoria HBM de primera generación tiene solo una densidad de 1GB con un ancho de banda de 128GB/seg, las pastillas de memoria GDDR5 de 1GB estarán disponibles a finales de año, la diferencia es el ancho de banda por pila:

Hynix-HBM-15

Los rumores son que las primeras GPUs podrían llegar con solo 4GB de memoria y claro, esto ha puesto al gente en pánico exigiendo 8GB de densidad, una polémica absurda si tenemos en cuenta que la aplicación más importante para los gráficos en 3D a tiempo real va a ser la realidad virtual y si hay algo que necesita la realidad virtual es una tasa de fotogramas alta con tal de generar una inmersión lo suficientemente alta, la llamada presencia. El ancho de banda dividido entre el número de fotogramas nos dice la media de memoria que podemos utilizar por fotograma, es por ello que es crucial aumentar el ancho de banda en estas aplicaciones por encima de aumentar la densidad de la memoria en estos momentos, sobretodo que tenemos la Realidad Virtual doméstica a la vuelta de la esquina y las tarjetas gráficas de gama alta encontrarán sobretodo aplicación en dicho mercado ya que el grueso del mercado doméstico por el momento se conforma con tarjetas de gama media para jugar a los juegos.

¿Quien esta empujando la Realidad Virtual? Pues ni más ni menos que AMD y Nvidia con el objetivo de vender tarjetas en el mercado del PC para la gama muy alta que permitan la ejecución de los juegos de una forma lo suficientemente rápida como para utilizarlos con un casco HMD.

Anuncios