¿Esta preparando Nintendo una nueva consola? (Parte… ¿que parte era?)

Los que leéis el blog sabéis que una de mis hipotesis es que la futura consola de sobremesa de Nintendo utilizará memoria HBM (por lo que os recomiendo un viaje para poder refrescar), al mismo tiempo sabemos que Genyo Takeda afirmo que sus planes eran llevar el diseño clásico de las consolas que Nintendo ha tenido desde Gamecube en futuras consolas, algo que también comente en su día.

Esto es de una patente de Wii U, el elemento 12 es la DDR3 externa, los elementos 11d y 11e son la eDRAM dentro del procesador, luego tenemos el siguiente mapa de la memoria de Wii U:

WiiUMemoryMap

La diferencia entre Wii U y las consolas de sobremesa anteriores de Nintendo es la fusión entre lo que es el búfer de imagen y la MEM1. Pero se sigue manteniendo el esquema de dos pozos de memoria, uno menos denso (puede almacenar pocos datos) y más rápido y el otro más lento pero más denso (puede almacenar bastantes datos). Pues bien, cual es mi sorpresa al ver una patente de AMD, que parte de la misma idea.

HBM1

Veamos antes de nada, la descripción del elemento 300.

El sistema informático 300 generalmente incluye una unidad de procesamiento acelerada (APU) 310 (nota de Urian: AMD llamá así a las combinaciones a sus SoC) y memoria de acceso aleatorio dinámico (“DRAM”) 340 para almacenamiento. La APU 310 generalmente incluye una primera unidad central de proceso (CPU) 312 etiquetada como “CPU0” y un segundo núcleo de CPU 316 etiquetado como “CPU I”, una cache de compartida segundo nivel 320, una cache de tercer nivel y un controlador de memoria, un registro 330. Los núcleos CPU 312 y 316 tienen sus caches L1 respectivas (316 y 318). La memoria DRAM 340 generalmente incluye RAM de bajo consumo que incluye los chips de DRAM 342, 344, 346 y 348 que son chips del tipo DDR disponibles comercialmente.

Sí Nintendo utilizará este esquema entonces la memoria 340 sería la MEM2 mientras que la cache L3 sería la MEM1, pero lo que realmente me interesa de esto es la llamada cache L3 que de ir a parar a una consola de Nintendo sería la MEM1, a partir de aquí la patente describe dos opciones diferenciadas (una con la memoria colocada encima del chip, y la otra con un interposer). En ambos casos la descripción deja al margen la memoria DDR3 externa.

HBM2La FIG. 1 ilustra la visión en perspectiva de un módulo multichip 100 implementando una cache. El módulo multichip 100 generalmente incluye un procesador multinúcleo 120 y una pila de memoria 140. La pila de chips de memoria 140 generalmente incluye los chips de memoria 142, 144, 146 y 148. Cada chip de memoria de la pila de chips de memoria 140 esta conectado con el resto de chips de memoria ya que se requiere para que el sistema funcione. También cada chip de memoria de la pila 14 se conecta al chip multinúcleo 120, ya que es requerido para un correcto funcionamiento del sistema.

El segundo caso del que habla es el siguiente:

HBM3

La FIG. 2 ilustra una visión en perspectiva de un segundo módulo multichip 200 implementendo una cache. El modulo multichip 200 generalmente incluye un interposer 210, un chip multinúcleo 220 y una pila de chips de memoria 240. La pila de chips de memoria 240 generalmente incluye los chips de memoria 242, 244, 246 y 248. Cada chip de memoria de la pila de chips de memoria 240 esta conectado con el resto de chips de memoria ya que se requiere para que el sistema funcione. También cada chip de memoria de la pila 240 se conecta al chip multinúcleo 220, ya que es requerido para un correcto funcionamiento del sistema.

Como veis la descripción es casi igual y se trata de esto:

amd_bryan_black_2-5-3d_400x150

¿Cual es la ventaja de la segunda opción? pues el hecho de que se pueden colocar diversas pilas de memoria HBM sobre el interposer para aumentar su densidad. Ahora bien… ¿Cual es el tipo de configuración que escogería Nintendo si utilizará esta tecnología? No lo se, pero si me tengo que fijar en lo que han hecho en el pasado con Wii y Wii U esta claro que la idea es dejar la MEM1 como mínimo en el mismo encapsulado, es más, el añadido de un interposer encarece el sistema por lo que la opción de memoria colocada en vertical sobre el chip como MEM1 en estos momentos es la que veo mas viable en una futura consola de Nintendo.

Por otro lado… ¿C0mo es que pienso que Nintendo tomará la opción de AMD? Primero, por el hecho que no se puede permitir una arquitectura dispar con la competencia por el hecho que si llega a media generación se ha de asegurar que los ports se hagan de forma directa y sin complicaciones por las diferencias arquitecturales con la competencia. Segundo, Nintendo aunque lo niegue sabe que ha sido una cagada la elección del PowerPC 750 como procesador e IBM ya no existe como fabricante de chips por lo que Nintendo se ve obligada a cambiar por completo de arquitectura. Tercero, como he dicho antes facilitaría enormemente el portar juegos de otras plataformas a la de Nintendo.

Obviamente tened en cuenta que esto es pura especulación.

Anuncios